ब्लॉग के बारे में Imx6 प्रोसेसर सिंगलचैनल LVDS सीमा से परे उच्च रिज़ॉल्यूशन डिस्प्ले सक्षम करते हैं

एम्बेडेड सिस्टम डिजाइन में, उच्च रिज़ॉल्यूशन, उच्च ताज़ा दर वाले एलवीडीएस डिस्प्ले को चलाना एक तेजी से आम लेकिन चुनौतीपूर्ण कार्य बन गया है।विशेष रूप से जब 1920x1080@60Hz के रिज़ॉल्यूशन के साथ केवल एक एकल-चैनल एलवीडीएस इंटरफ़ेस का समर्थन करने वाले डिस्प्ले को लक्षित किया जाता है, 148.5 मेगाहर्ट्ज की आवश्यक पिक्सेल घड़ी (डॉटक्लॉक) इंटरफ़ेस नियंत्रक की डेटा ट्रांसमिशन दर पर महत्वपूर्ण मांगों को लागू करती है।इस लेख में इस प्रकार के इंटरफेस अनुकूलन के दौरान आने वाली मुख्य तकनीकी बाधाओं में गहराई से प्रवेश किया गया है और.एमएक्स6 श्रृंखला के प्रोसेसर, जिसका उद्देश्य इंजीनियरों को स्पष्ट मार्गदर्शन और व्यावहारिक तकनीकी अंतर्दृष्टि प्रदान करना है।

तकनीकी बाधाः एकल-चैनल एलवीडीएस की दर सीमाएँ

1920x1080@60Hz के रिज़ॉल्यूशन के साथ डिस्प्ले के लिए, पिक्सेल घड़ी (डॉट क्लॉक) 148.5 MHz है।एलवीडीएस (लो-वोल्टेज डिफरेंशियल सिग्नलिंग) इंटरफेस विद्युत चुम्बकीय हस्तक्षेप को कम करने और प्रसारण दरों में सुधार के लिए अंतर संकेतों के माध्यम से डेटा प्रसारित करते हैंएक एकल-चैनल एलवीडीएस विन्यास में, अंतर रेखाओं की प्रत्येक जोड़ी आमतौर पर एक डेटा बिट प्रसारित करती है। आवश्यक सीरियलाइज़र घड़ी की गणना करने के लिए,डेटा बिट्स की प्रभावी संख्या पर विचार किया जाना चाहिए. एक सामान्य एलवीडीएस डेटा ट्रांसमिशन मॉडल 8-बिट पिक्सेल डेटा (आरजीबी चैनल) को डेटा लाइनों में मैप करता है। हालांकि, वास्तविक एलवीडीएस ट्रांसमिशन दर पिक्सेल घड़ी का एक सरल गुणक नहीं है;इसमें डेटा एन्कोडिंग और घड़ी गुणा जैसे कारक शामिल हैं.

"148.5 मेगाहर्ट्ज डॉट क्लॉक * 7 डेटाबिट = 1039.5 मेगाहर्ट्ज सीरियलाइज़र क्लॉक" की गणना मानक प्रथाओं से विचलित हो सकती है या एक विशिष्ट एन्कोडिंग योजना पर निर्भर हो सकती है। A more conventional understanding is that the serializer clock for single-channel LVDS transmission of a 1920x1080@60Hz video signal is typically a multiple of the pixel clock to cover all pixel data and synchronization signalsउदाहरण के लिए, यदि 8-बिट पिक्सेल डेटा ट्रांसमिशन का उपयोग किया जाता है, तो सैद्धांतिक रूप से सीरियलाइज़र घड़ी को पिक्सेल घड़ी का 8 गुना होना चाहिए। हालांकि,वास्तविक एलवीडीएस इंटरफेस डिजाइन और डेटा मैपिंग विधियां भिन्न हो सकती हैंमूल मुद्दा यह है कि यदि एकल-चैनल एलवीडीएस इंटरफ़ेस की अधिकतम सीरियलाइज़र घड़ी आवृत्ति सीमित है (उदाहरण के लिए, 595 मेगाहर्ट्ज जैसा कि उल्लेख किया गया है),सीधे उच्च संकल्प संकेतों के लिए एकल-चैनल संचरण का उपयोग करने से इसकी क्षमताओं से अधिक हो जाएगी.

निष्कर्ष:प्रस्तावित "1039.5 मेगाहर्ट्ज सीरियलाइज़र क्लॉक" संभवतः कई एकल-चैनल एलवीडीएस इंटरफेस (जैसे, 595 मेगाहर्ट्ज) की हार्डवेयर सीमाओं से अधिक है,यह एक एकल-चैनल एलवीडीएस इंटरफ़ेस के साथ सीधे एक 1920x1080@60Hz डिस्प्ले ड्राइव करने के लिए असंभव बना.

समाधानः i.MX6 प्रोसेसर में दो-चैनल LVDS मोड

एकल-चैनल एलवीडीएस की दर सीमाओं को दूर करने के लिए, एक आम समाधान आई.एमएक्स6 श्रृंखला जैसे प्रोसेसरों की दो-चैनल एलवीडीएस आउटपुट क्षमता का लाभ उठाना है।दो-चैनल एलवीडीएस मोड डेटा स्ट्रीम को दो स्वतंत्र एलवीडीएस चैनलों में विभाजित करता है, प्रभावी रूप से कुल डेटा दर को आधा कर देता है और प्रत्येक चैनल के लिए सीरियलाइज़र घड़ी की आवश्यकता को कम करता है।

इस मोड में, डेटा को विषम (ODD) और सम (EVEN) भागों में विभाजित किया जाता है, दो LVDS चैनलों के माध्यम से प्रेषित किया जाता है। यदि मूल सीरियलाइज़र घड़ी की आवश्यकता 1039.5 MHz थी,दो-चैनल मोड इसे लगभग 519 तक कम कर देता है.75 MHz प्रति चैनल, जो आम तौर पर i.MX6 प्रोसेसर की LVDS इंटरफेस क्षमताओं के भीतर आता है (उदाहरण के लिए, 595 MHz सीमा से नीचे) ।

निष्कर्ष:i.MX6 के दो-चैनल एलवीडीएस मोड (SPLIT मोड) का उपयोग करना सीरियलाइज़र घड़ी आवश्यकताओं को कम करने के लिए एक प्रभावी समाधान है। हालांकि, इसके लिए डिस्प्ले को दो-चैनल एलवीडीएस इनपुट का समर्थन करने की आवश्यकता होती है,इसका मतलब यह दोनों चैनलों से सही ढंग से डेटा स्ट्रीम मर्ज करना चाहिए.

मुख्य जानकारी: ODD/EVEN डेटा चैनलों की पहचान करना

दो-चैनल LVDS मोड का उपयोग करते समय, एक महत्वपूर्ण प्रश्न यह निर्धारित करना है कि कौन सा LVDS चैनल (आमतौर पर PHY पर एक भौतिक इंटरफ़ेस) ODD डेटा प्रसारित करता है और कौन सा EVEN डेटा प्रसारित करता है।यह सीधे प्रदर्शन ड्राइवर विन्यास और भौतिक संकेत कनेक्शन को प्रभावित करता है.

ODD/EVEN डेटा चैनल आवंटन के बारे में जानकारी आम तौर पर निम्नलिखित स्रोतों में पाई जा सकती हैः

1. i.MX6 तकनीकी संदर्भ पुस्तिका (TRM):सबसे अधिक आधिकारिक स्रोत, एलवीडीएस नियंत्रक संचालन, रजिस्टर विन्यास, और चैनल मानचित्रण का विवरण। टीआरएम आमतौर पर निर्दिष्ट करता है कि कौन से भौतिक आउटपुट पोर्ट (जैसे, एलवीडीएस0_टीएक्सपी/एन,LVDS1_TXP/N) विषम या सम डेटा धाराओं के अनुरूप है.
2. i.MX6 विद्युत विशेषताओं या डेटाशीटःये दस्तावेज पिन परिभाषाएं और कार्यात्मक विवरण प्रदान करते हैं, जो अप्रत्यक्ष रूप से चैनल आवंटन का संकेत दे सकते हैं।
3. आधिकारिक ईवीके विकास बोर्ड स्कीमा:यदि i.MX6 विकास बोर्ड का उपयोग किया जाता है, तो इसकी योजनाओं में स्पष्ट रूप से LVDS इंटरफ़ेस कनेक्शन और प्रोसेसर के LVDS आउटपुट पिन ट्रांससीवर या डिस्प्ले इंटरफेस से कैसे जुड़ते हैं।
4. डेटाशीट या उपयोगकर्ता मैनुअल प्रदर्शित करें:जबकि प्राथमिक जानकारी प्रोसेसर पक्ष पर रहती है, डिस्प्ले के प्रलेखन में एलवीडीएस इंटरफेस पिन परिभाषाएं दी जा सकती हैं,दो-चैनल मोड और अपेक्षित डेटा चैनल आदेश के लिए समर्थन सहित.
5. एलवीडीएस ड्राइवर/पीएचवाई चिप डेटाशीटःयदि एक स्वतंत्र LVDS ड्राइवर या PHY चिप (जैसे, TI की SN65LVDS श्रृंखला) का उपयोग किया जाता है, तो इसकी डेटाशीट में चैनल कॉन्फ़िगरेशन और सिग्नल आवंटन के बारे में महत्वपूर्ण जानकारी होगी।

नोटःहमेशा विशिष्ट i.MX6 मॉडल (जैसे, i.MX6Solo, i.MX6Dual, i.MX6Quad) के लिए नवीनतम तकनीकी दस्तावेजों से परामर्श करें क्योंकि इंटरफ़ेस कॉन्फ़िगरेशन भिन्न हो सकते हैं।एलवीडीएस इंटरफेस आवश्यकताओं के लिए डिस्प्ले निर्माताओं के साथ संचार भी सफल अनुकूलन के लिए महत्वपूर्ण है.

सारांश

1920x1080@60 हर्ट्ज के रिज़ॉल्यूशन के साथ एकल-चैनल एलवीडीएस डिस्प्ले को अनुकूलित करने में डेटा दर बाधाओं के कारण हार्डवेयर सीमाओं का सामना करना पड़ता है।एमएक्स6 श्रृंखला प्रोसेसर दो-चैनल एलवीडीएस आउटपुट के माध्यम से एक व्यवहार्य समाधान प्रदान करते हैं, प्रत्येक चैनल के लिए सीरियलाइज़र घड़ी आवश्यकताओं को कम करने के लिए डेटा स्ट्रीम को विभाजित करना। ओडीडी/ईवीएन डेटा चैनल आवंटन के लिए सबसे विश्वसनीय स्रोत i.MX6 तकनीकी संदर्भ मैनुअल (TRM) है,डेटाशीटों द्वारा पूरकइन सामग्रियों का सावधानीपूर्वक अध्ययन और उचित सॉफ्टवेयर कॉन्फ़िगरेशन उच्च-रिज़ॉल्यूशन एलवीडीएस डिस्प्ले कार्यक्षमता प्राप्त करने की कुंजी हैं।